AIC文档中心
  • 产品简介
  • 快速入门
  • 数据手册
  • 芯片手册
    • 1. 文档说明
    • 2. 产品描述
    • 3. 地址映射
    • 4. 引脚复用
    • 5. 处理器和总线
    • 6. 安全
    • 7. 启动
    • 8. 时钟和电源
    • 9. 存储
    • 10. 多媒体
    • 11. 计时器
    • 12. 接口
    • 13. 模拟
    • 14. 伺服系统
    • 15. 验证
      • 15.1. Simulate (SIM)
      • 15.2. Field Programmable Gate Array (FPGA)
        • 15.2.1. 概述
        • 15.2.2. 功能描述
        • 15.2.3. 寄存器描述
        • 15.2.4. 接口示意图
        • 15.2.5. 引脚分配表
      • 15.3. Clock Manage Test (CMT)
  • 硬件指南
  • Linux SDK
  • RTOS SDK
  • Baremetal
  • 工具指南
  • 三方应用
  • 关于我们
AIC文档中心
  • »
  • 芯片手册 »
  • 15. 验证 »
  • 15.2. FPGA

15.2. FPGA¶

  • 15.2.1. 概述
    • 15.2.1.1. 特性说明
  • 15.2.2. 功能描述
    • 15.2.2.1. 版本
    • 15.2.2.2. 时钟
  • 15.2.3. 寄存器描述
    • 15.2.3.1. 0x00F0 MMCM2_CTL
    • 15.2.3.2. 0x00F4 FPGA_MMCM2_STA
    • 15.2.3.3. 0x00FC FPGA_DDRPHY_CTL
  • 15.2.4. 接口示意图
    • 15.2.4.1. J1 AIC_DB_DV_V2
    • 15.2.4.2. J1 AIC_DB_MIPI_V1
    • 15.2.4.3. J2 AIC_DB_SYS_V1_1
    • 15.2.4.4. J4 AIC_DB_IA_V1_0
  • 15.2.5. 引脚分配表
    • 15.2.5.1. J1
    • 15.2.5.2. J2
    • 15.2.5.3. J3
    • 15.2.5.4. J4
Next Previous

© 版权所有 2023 广州匠芯创科技有限公司.